編者按：本文編譯自《As Moore’s Law slows, better design engineering will win out》，原文發佈在《venturebeat》 上。作者 Henry Samueli 是 Broadcom（博通）聯合創始人兼 CTO。Broadcom 是全球領先的有線和無線通信半導體生產公司。
在過去的 50 年，摩爾定律可靠地描述了矽芯片速度、功率和功能性的指數式增長。然而，隨著歷史上第一次出現每個晶體管成本的上升，我們已經進入到了一個回報遞減的時代。
我們只有在硬體和軟體創新上更聰明，才能從新興的物聯網中獲取最大的價值。或許聰明方式是對已經進行了半個世紀的競速按下「暫停」鍵，並在一個矽片上塞入更多的晶體管。
如果要實現將數百億個設備連入互聯網的願景（思科公司預測 400 億個智能設備和另外 100 億個嵌入智能模塊的傳統機器設備），我們將需要大量低成本的、具備通信能力的芯片供給。好消息是創新和增長會以同樣的速度持續發展，但是需要我們從每兩年晶體管數量翻一倍的這種持續重壓中暫緩一下。
至今，我們一直通過減小芯片尺寸或節點到更小納米級別的維度，以此來保持與摩爾定律一致的發展速度。成本效益比率在 28 納米的時候達到了最小值，而在那之後的每一個進展都需要更大的投資，因此降低了總性價比。
上圖：自摩爾闡述他的觀察後，單個晶體管成本第一次出現上升。隨著 28 納米的「甜蜜點」的到來，是時候去為下一代的創新而探索其他補充摩爾定律的方法了。
當然，芯片會繼續縮小。我們會與其他的半導體公司繼續推進到 10 納米的目標，但是超越 10 納米則需要發展新的科技、技術和不斷完善的製造加工工藝。極紫外線（EUV）光刻、其他半導體材料、多重 3D 芯片堆棧和 450 毫米晶片只是一些新的極其昂貴的研究手段而已。
但是，我們有很多種方式利用 28 納米來推進工業的發展，讓數以千計的開發者來實現物聯網的創新與增長。我們能通過設計工程而非工藝工程來推動成本、尺寸和功耗效率的進步。物聯網設備通常擁有較少的晶體管數量，因此並不需要最先進的（同時也是最貴的）的過程節點。
如果以 20 納米為最佳節點尺寸作為前提，那麼堅定這個節點為選擇的平台和融入更多的功能，例如模擬和射頻組件，則是符合邏輯的下一步。模擬組件不像數字組件那樣會縮小，但是將他們融入相對成熟的 20 納米平台將加速萬物互聯，無論是小到手錶、個人健康和家庭設備，還是大到汽車、運輸、農業、製造業以及工業控制。
我們這類行業可以接觸到低成本硬體，包括從傳感器到信號轉換器和無線接口。在這個行業中，我們所有人現在需要做的是將接口標準化，以確保互通性。儘管摩爾定律暫停了，但半導體的最好時代仍在前方。
矽谷物聯網創業浪潮正夯，這對擁有堅強硬體製造基礎的台灣無疑是一個大好機會，但要如何從中找定位發揮優勢？如何透過「軟硬整合」技術闖出一片天？商機、機會在哪裡，我們要怎麼掌握？
把你的疑問留到 TechOrange Startup Mixer 上，我們請到阿碼科技創辦人及天使投資人黃耀文 Wayne、中經合集團合夥人陳儀雪 Yvonne 和宏碁公司自建雲應用事業單位總經理王定愷 Robert 為你傳道，授業，解惑也。
- 延伸閱讀
摩爾定律 50 週年，Intel 宣告要投產 14 奈米製程
（本文轉載自合作夥伴《36Kr》；未經授權，不得轉載）
