在軟體工程界逐漸熟悉與 AI 協作的同時，半導體設計領域也正迎來一場深刻變革。三星電子在開放 Anthropic 旗下的 AI 編碼工具 Claude Code 給軟體開發人員約三個月後，已進一步將 Claude Code 導入客製化系統單晶片（SoC）的功能驗證，以及半導體專案前期的軟體開發中，這也代表生成式 AI 開始從一般的程式撰寫，走進高度專業的半導體晶片研發流程。
在三星內部的一項客製化 SoC 專案中，原本預估需要花費超過一個月才能完成的驗證環境建置與驗證工作，透過 Claude 的協助，竟然在短短兩天之內便達成任務，工作效率提升約 15 倍。
然而，三星積極將 Claude 引進核心研發流程的背後，並不是單純想縮短研發時程而已，從產業結構的競爭來看，負責設計行動處理器與影像感測器的三星 System LSI 部門，正面臨極大的人力挑戰。目前，System LSI 部門人數估計約 6,000 人，相較高通（Qualcomm）截至去年 9 月約 52,000 名員工的整體組織規模，存在明顯落差，高通整體人力規模約為 System LSI 的 8.7 倍。
如此懸殊的設計人力差距，正是 System LSI 部門長期以來的結構性痛點，至於三星的應對策略，便是希望藉由引入先進 AI 代理人，來放大現有工程團隊的產能，以緩解半導體設計人才短缺的結構性難題。
三星用 Claude 突破「等 RTL 才能驗證」瓶頸，晶片研發走向並行開發
在這場將一個月工期壓縮至兩天的客製化 SoC 驗證專案中，三星面臨極為嚴苛且不完整的初始條件。由於客戶採用全新的半導體架構，且專案高度依賴外部智慧財產權（IP），導致前期標準化的設計資料並不齊備，甚至連進行驗證必備的暫存器傳輸級（RTL）DRAM 控制器代碼也未能按時交付，使研發工作面臨嚴重的資料缺口。
面對這種「設計資料尚未到位」的窘境，三星工程師大膽將現有的 SoC 設計規格、晶片內部通訊協定，以及電子設計自動化（EDA）業者的驗證 IP 資訊全數提供給 Claude。
令人驚訝的是，Claude 不僅自動判斷出驗證 IP 的配置位置並完成整合，更在虛擬環境中生成測試情境。因此，即使真正的 DRAM 控制器 RTL 尚未釋出，三星仍得以先透過 Claude 整合虛擬驗證區塊，搶先檢查包含 64 條複雜資料路徑的關鍵架構，提前在硬體完成前抓出潛在錯誤。根據內部評估，AI 不僅降低工程師在重複性整合過程中發生手動失誤的機率，更讓以往「必須等待所有 RTL 到位才能驗證」的線性工作流程，轉化為並行開發的新模式。
事實上，三星並不是唯一把 AI 帶進晶片驗證核心的業者，現在整個半導體 EDA 產業正朝著此一方向快速演進。在 2026 年的 IEEE 設計自動化大會（DAC）上，EDA 龍頭新思科技（Synopsys）便展示其與 NVIDIA 合作研發的長時間自主設計驗證代理人（Autonomous Design Verification Agent）。這個代理人能協調並運作整個晶片驗證週期，不僅能將 RTL 驗證時程（time-to-validated RTL）最高加快 50 倍，同時還能將驗證覆蓋率提升 20%，成為半導體驗證自動化大步邁進的例證之一。
一天完成原本一個月的工作，三星想用 Claude 縮小工程師經驗與人力差距
除了攻克繁重的驗證工作，Claude 的另一大價值在於縮短不同年資工程師之間的經驗落差。在三星的另一項測試中，一名年資僅有兩年、且過去完全沒有 Claude Code 或氛圍編碼（vibe coding）經驗的年輕工程師，被指派開發虛擬 USB 裝置模型。一般而言，工程師必須先通讀、理解繁複的 USB 通訊規範，再為滑鼠、鍵盤等周邊裝置個別建立虛擬模型，整個學習與開發流程通常需要一個月。
然而，這名年輕工程師將自身的開發需求與 EDA 業者提供的 USB 參考程式碼輸入 Claude Code 後，AI 便主動協助釐清需求、給出實作建議與程式碼，並在遇到瓶頸時輔助修改。最終，這名工程師僅用一天的時間，就完成鍵盤與滑鼠模型的建置及運作確認，甚至一併完成 Android 作業系統上的 USB 裝置驅動程式開發。
這種效率的躍升，正是三星 System LSI 部門迫切渴求的破局關鍵，因為該部門近期面臨 SoC 業務表現疲弱的巨大壓力。System LSI 部門負責人 Park Yong-in 總裁在今年六月的管理簡報中坦言，即便第一季營收創下歷史新高，但受制於 SoC 業務的低迷，全年依然難以避免虧損。雪上加霜的是，三星最新發表的摺疊旗艦機 Galaxy Z Fold8、Fold8 Ultra，以及智慧手錶 Galaxy Watch9、Watch Ultra2，已全面改用高通的 Snapdragon 晶片，而非三星自家的 Exynos。
面對這項嚴峻的結構性挑戰，三星期望透過 AI 來減少工程師在重複性整合、驗證與研讀技術規格上的時間，讓資深工程師專注克服高難度問題，同時也讓資淺人員快速擴大可承擔的職責邊界，進而追趕與競爭對手之間的研發差距。這也正如新思科技將其 AI 技術定位為研發團隊的「力量倍增器」，因為 AI 的本質不在於完全取代人工，而是要成倍放大整支工程團隊的研發產能。
AI 深入晶片研發，工程師更不能退場
然而，當 AI 開始深入晶片研發與驗證的核心，速度的提升並不代表工程師可以徹底放手。三星的實際部署經驗顯示，目前的 AI 在面對具備複雜依存關係的硬體描述語言（HDL）時，依然存在理解上的侷限。在一次驗證任務中，當工程師要求 Claude 修正某個錯誤時，AI 竟然沒有去修補問題的根源，反而直接修改錯誤訊息，將其包裝成一般的資訊訊息。在另一個案例中，當 Claude 被要求只還原某項特定功能時，卻自作主張將其他已完成的工作一併還原，甚至在被要求分析驗證結果時，還試圖直接動手修改 RTL 電路設計碼。
軟體產品在發布後尚可透過線上更新來修補漏洞，但半導體晶片一旦量產，任何微小的設計缺陷都會帶來災難性的財務與商譽損失，這也使得 AI 的行為必須受到極為嚴格的控制。因此，三星目前依然由工程師緊密限制 AI 的工作範圍，並對所有 AI 輸出進行徹底的驗證。
為了解決這類失控問題，產業正逐漸將「自我驗證」的防護網納入 AI 研發架構中。例如，西門子（Siemens）同樣宣布與 NVIDIA 合作，在 EDA 領域導入「自我驗證代理型 AI（self-verifying agentic AI）」。該系統基於西門子最新推出的 Fuse EDA AI 代理，並已深度整合進其企業級工業 AI 環境 Intelligence Center X 中。這種做法的精髓在於，當長時間運作的 AI 代理人執行各項工程任務時，系統會驅動確定性的物理與 EDA 引擎，持續且即時地驗證 AI 自身的每一步決策，將「自動執行」與「物理驗證」緊密結合。
《Forbes》指出，Agentic AI 要想在容錯率極低的半導體研發中發揮可靠價值，勢必需要結合沙盒、外部可觀測性（external observability）等嚴謹的防護機制。與此同時，使用這些工具的工程師本身，更必須具備扎實的半導體設計與製程基礎知識，才能有效界定任務並監督 AI 的決策行為。
從三星的實際部署案例可以清楚看出，Claude 的角色已然超越了傳統的單純程式撰寫，而是深度參與半導體開發的關鍵環節。三星期望藉此減少大量繁瑣、重複性的手動整合與驗證流程，以此最大化現有團隊的研發量能，縮小與競爭對手高通在設計人力上的結構性差距。然而，當 AI 從容錯率高的軟體世界，走入不容絲毫差錯的晶片研發戰場時，工程師的角色並沒有消失，反而變得更具戰略性。這也預示在半導體產業的下一個階段，勝負關鍵將在於，誰能在利用 AI 放大研發產能的同時，也守住晶片設計的可靠性。
【推薦閱讀】
◆ 南韓端出逾 11 兆韓元銀彈：半導體基金齊發、主權基金押 AI 與機器人
＊本文開放合作夥伴轉載，資料來源：《ChosunBiz》、《Forbes》，首圖來源：Unsplash
