近日在美國加州聖塔克拉拉（Santa Clara）舉行的 TSMC 北美技術論壇上，台積電發表包含 A13、N2U 與新一代封裝等最新技術路線。然而，引起全場關注的焦點之一，就是台積電明確表示到 2029 年前，暫無計畫將 ASML 最新的高數值孔徑極紫外光（High-NA EUV）的設備用於量產。儘管競爭對手 Intel 已經率先採用該設備，但在先進節點的發展上仍落後台積電。
這項決策凸顯出，台積電將「先進製程」、「先進封裝」與「資本配置」放進同一套 AI 晶片競爭框架中，進行全新的戰略排序，並重新梳理技術發展藍圖背後的核心邏輯。
暫不採用 High-NA EUV：既有技術足夠撐起 A13，且成本考量更為務實
首先，台積電決定暫緩導入 High-NA EUV 的核心原因有二：技術效益仍在，以及設備極度昂貴。目前 ASML 最新的 High-NA EUV 單台價格已高達約 4.1 億美元，而台積電目前僅採購極少量機台用於研發，並未投入量產。台積電全球業務資深副總經理暨副共同營運長張曉強（Kevin Zhang）對此明確表示：「我們能夠繼續從目前的 EUV 中獲得好處。」並強調下一代 High-NA EUV 設備「非常、非常昂貴」。由於台積電是 ASML 最大的客戶，這項「不採用」的決策消息一出，導致 ASML 在美國上市的股票盤中一度下跌達 5.5%。
依據台積電的藍圖，預計在 2029 年量產的 A13 節點將是 A14 的進一步微縮版本，能較 A14 縮小約 6% 的面積。這也證明台積電的研發團隊現階段仍可在不依賴 High-NA 設備的情況下，持續推進先進製程。
除了設備價格高昂，另一個關鍵阻力來自客戶端：客戶對於 High-NA 設備曝光面積（reticle size）被砍半感到排斥。同時，在當前最先進晶圓廠建置成本已達 200 億至 300 億美元、且台積電 2026 年資本支出可能逼近 560 億美元的驚人規模下，暫停跟進最昂貴的設備，充分反映對成本與獲利能力的審慎考量。同時，客戶對曝光面積縮小的排斥，也恰好成為推動台積電將火力轉向「先進封裝」的催化劑。
重振摩爾定律：從「單一晶片微縮」轉向「多晶片封裝與系統整合」
既然單一晶片的曝光面積受限且微縮成本暴增，未來 AI 晶片效能提升的重點，也正從「單一晶片微縮」轉移到「系統整合」。張曉強指出，半導體產業營收在今年跨越了 1 兆美元的門檻，並預估到 2030 年將超過 1.5 兆美元，其中超過 55% 的最大宗貢獻就來自高效能運算（HPC）與 AI。
相較於 NVIDIA 今年即將推出、由台積電代工的 Vera Rubin AI 處理器僅具備 2 顆大型運算晶片與 8 組高頻寬記憶體（HBM），台積電預告，到 2028 年，將有能力把 10 顆大型運算晶片與 20 組記憶體堆疊整合在一起。
TechInsights 副董事長 Dan Hutcheson 對此給予高度評價，認為台積電透過系統整合帶來的密度提升，正在「為摩爾定律重新帶來生命」。他進一步點出這波典範轉移的核心：「摩爾定律正從封裝中的單一晶粒轉變為封裝中的多晶粒」。
因此，A13 帶來的 6% 微縮增益再加上先進封裝的系統整合能力，釋放了一個強烈訊號：先進封裝正逐漸取代微影技術（lithography），成為密度成長的主要驅動力量。為了匹配這種龐大的運算架構，台積電也積極部署新一代 COUPE（緊湊型通用光子引擎）這一類矽光子技術，預計今年稍晚就會投入生產，藉此大幅降低資料中心的功耗並減少通訊延遲。
跨越封裝物理極限：熱能、材料膨脹與系統級晶圓（SOW）的誕生
然而，將多顆晶片整合在一起，也衍生出全新的工程與物理挑戰。由於晶片在高速運作時會發熱，加上不同封裝材料的膨脹率不同，使得大型封裝極有可能出現彎曲與裂損的致命問題。
顧問公司 More Than Moore 首席分析師 Ian Cutress 便提到，像是 NVIDIA 的 Rubin 這類大型 AI 封裝，就曾面臨彎曲與裂損的考驗。他直言：「（台積電）並未直接說明他們將如何解決這些挑戰。」
面對先進封裝持續演進所帶來的尺寸限制，張曉強坦言，中介層（interposer）的物理尺寸本身將成為發展瓶頸，因此台積電拋出顛覆性的系統級晶圓（system-on-wafer, SOW）構想，直接拿掉傳統基板，「最終，我們將使用所謂的 system-on-wafer 把更多邏輯和運算單元聚集在一起，你不再需要基板了，」張曉強說。他也透露，AI 晶片製造商 Cerebras 是首批採用 SOW 技術的客戶之一，並藉由晶圓級整合將大量運算晶片結合，在成本與效能表現上都極具競爭力。
緩解產能與地緣焦慮：CoWoS 供應紓解，並將系統整合能力拉進美國
除了突破未來的技術高牆，台積電也正積極解決當下最迫切的產能瓶頸。針對當前最緊缺的 CoWoS 產能，張曉強表示：「目前我們的 CoWoS 產能已大幅增長，達到足以滿足客戶需求的水準。」未來，台積電更計畫將 CoWoS 與光子技術 COUPE 結合，進一步讓通訊延遲降低 2 倍，並將能源效率提升約 2.5 倍。
在產能擴充的同時，現代 AI 晶片高度依賴的先進封裝產能，也成為各國爭奪的戰略資源。雖然蘋果（Apple）與 NVIDIA 等大客戶已經從台積電亞利桑那州廠區採購晶片，但目前許多在當地製造的晶片，仍必須送回台灣進行封裝。
為了解決這個供應鏈痛點，台積電已於今年一月申請在亞利桑那州現有廠區內建設先進封裝廠的許可，且相關工程已經展開，計畫在 2029 年前建立 CoWoS 與 3D-IC 的封裝能力。張曉強特別提到，亞利桑那州首座晶圓廠目前的晶片良率已可媲美台灣廠區，而第二座工廠也將於明年投產。
針對美國封裝布局的靈活性，張曉強證實台積電正與美國封裝大廠 Amkor（艾克爾）進行技術討論，並表示：「我們正與他們合作，看看他們能為我們的客戶提供什麼樣的技術能力，以加速某些產品在美國製造的進程。」這也代表，台積電正在同步擴張全球封裝版圖，將 AI 晶片競爭中最關鍵的瓶頸環節，納入美國製造的布局中。
台積電這次的技術論壇清楚展現一條新路線：在 AI 晶片時代，競爭的底層邏輯已經改變。遊戲規則正從過去單純拚「製程微縮」，全面轉向拚「封裝規模」、「系統整合能力」，以及在高成本壓力下展現出的「資本效率」。
＊本文開放合作夥伴轉載，參考資料：TSMC、《Bloomberg》、《Reuters》1、《Reuters》2、《EE Times》，首圖來源：TSMC
