IBM 近日發表全球首個 sub-1nm 晶片技術「NanoStack」，節點名稱為 0.7 奈米或 7 埃（Ångström），能在指甲大小的晶片上容納近 1,000 億個電晶體，密度大約是 IBM 在 2021 年發表的 2 奈米測試晶片的兩倍。
在台積電、Intel 與三星皆積極推進次奈米晶片量產之際，《ZDNET》形容這場競賽已由 IBM 領先。這項發表不僅打破 NVIDIA 執行長黃仁勳曾宣告的「摩爾定律已死」說法，TechInsights 分析師 Dan Hutcheson 甚至認為這項技術是一件「大事」，因為這將為晶片發展藍圖再延續 10 到 15 年。
然而，NanoStack 真正震撼產業的關鍵，在於直接回應當下 AI 資料中心最致命的兩大生存危機：無止盡的電力消耗，以及高昂的資料搬移成本。
用 70% 功耗降幅，克服 AI 資料中心的「電力成本」危機
AI 晶片對能源的龐大需求已成為資料中心發展的嚴重限制，部分資料中心甚至因為無法取得可負擔的電力而面臨建設延宕。針對這個痛點，IBM 全球半導體研發副總裁 Huiming Bu 直言：「每個人都想要更高的效能，但沒有人想為電費買單。」
因此，NanoStack 引入了全新的 3D 垂直堆疊技術。這項創新代表著一次典範轉移，相較於過去 60 多年來晶片微縮僅侷限在 X 與 Y 軸的二維平面，IBM 成功解鎖 Z 軸的立體縮放能力，這就像是在高密度的城市中，透過向上建造摩天大樓來獲得更多有效空間。運用相同的邏輯，研究人員將矽晶圓及其組成的電晶體層層疊加，使得單位面積內的電晶體數量，達到 IBM 在 2 奈米節點奈米片（nanosheet）技術的近兩倍。
在這樣的架構下，NanoStack 在相同效能下可降低最高 70% 的功耗，直接命中 AI 晶片對於低功耗與低成本的迫切需求。達成此目標的技術關鍵，在於 NanoStack 成功將 n-type 與 p-type 電晶體分離並上下順序堆疊，讓兩者能各自套用最佳化的全新材料。每一個展示結構中的電晶體都使用三個厚度小於 5 奈米、寬度約 15 個矽原子的奈米片，並以約 9 奈米的間隔物隔開。同時，這項架構也導入背面供電網路（BSPDN），將供電移至晶圓背面，這不僅能解決微縮後的佈線難題，更進一步提升晶片密度與能源效率。
SRAM 密度提升 40%，大幅降低 AI 運算的資料搬移成本
除了耗電問題，AI 加速器的效能也極度仰賴晶片內建記憶體頻寬。IBM 指出，NanoStack 技術讓 SRAM（靜態隨機存取記憶體）的面積微縮改善 40%，這是業界十多年來未見的重大進展。
SRAM 密度的提升，能讓晶片設計者將快取與晶片內建記憶體在物理距離上推得更靠近運算單元。透過縮短物理距離，NanoStack 能減少 AI 模型訓練及推論工作負載中的資料搬移成本，進一步節省傳輸時的時間與能源消耗。此外，IBM 也強調 NanoStack 是一項通用邏輯技術，並非一次性的特殊結構，未來將可望支撐 CPU、GPU、行動 SoC 與 SRAM 陣列。
從實驗室到量產仍有五年挑戰，3D 堆疊晶片還要跨過設備與代工考驗
在技術可行性方面，IBM 表示 NanoStack 架構已在實驗室中透過 CMOS 製程完成超薄介電質黏合驗證，並展示符合預期的功能性開關特性，證明該技術確實能被實體製造並支援真實運算。
然而，要將如此高密度的 3D 結構商業化，關鍵在於先進的微影設備，因此 IBM 正與 ASML、Lam Research、東京威力科創（TEL）等夥伴在紐約 Albany 實驗室導入 High-NA EUV 設備。IBM 研究人員指出，傳統工藝蝕刻極小間距電路容易出錯，而 High-NA EUV 能在單一步驟中完成圖案化，這是次奈米晶片可靠製造與提升良率的關鍵。
雖然導入新材料通常需要超過十年的時間，但 IBM 預期這項技術最快在未來 5 年內就能邁向生產。由於 IBM 目前不再自行製造晶片，而是採用授權模式，過去的授權對象包括三星與日本的 Rapidus，因此未來這些代工廠都可能是 NanoStack 走向市場的重要推手。
另一方面，在次奈米時代，IBM 也面臨著競爭路線挑戰，例如比利時具影響力的研究中心 Imec 便提出了逐層建立的 3D 結構。不過分析師指出，Imec 支持的逐層堆疊路線可能較容易產生缺陷，而 IBM 將兩塊晶圓直接黏合的做法不僅具革命性，在速度與功耗的表現上也更具優勢。為了順利讓這項技術進入量產，IBM 團隊也正致力於研發具備導熱材料的薄介電質黏合技術、3D 測量與檢查，以及相容於新 3D 晶片設計的電子設計自動化（EDA）工具。
IBM 透過從平面的 X 與 Y 軸走向 Z 軸的立體堆疊，改變了過去 60 多年來邏輯晶片微縮的遊戲規則。IBM Research 研發總監 Jay Gambetta 強調：「我們不只是製造更小的電晶體，我們正在重新發明晶片的製造方式，以提供大幅提升的運算與能源效率。」因此，NanoStack 的問世證明，透過架構創新、材料工程與背面供電，將有機會克服 AI 時代關鍵的電力與資料搬移成本瓶頸。
【推薦閱讀】
◆ 推論成本砍半、9 個月做出來：OpenAI 首款自研 AI 晶片 Jalapeño 想換到什麼？
◆ 高通揭 AI 資料中心新藍圖：Meta 買單、Modular 補上軟體層，同步洽談 ByteDance 客製晶片
◆ 高通傳砸百億美元買 Tenstorrent：RISC-V、IP 授權與網路化 AI 如何成為下一輪晶片併購焦點？
＊本文開放合作夥伴轉載，資料來源：《New York Times》、IBM 1、 IBM 2、《ZDNET》，首圖來源：IBM
