當中國新創日前宣稱其新開源 AI 模型能在數十小時內完成晶片設計，一度嚇動市場對 EDA（電子設計自動化）巨頭的信心，這個議題也成了半導體業的關注焦點。西門子 EDA 資深副總裁暨人工智慧策略長 Amit Gupta，今日在該公司年度 IC 設計技術論壇的媒體訪問中回應，開源與純 AI 代理（Agent）並不會弱化商用工具的價值，而競爭的決勝點，正在從使用者熟悉度，轉向速度、正確性和簽核（sign-off）品質。
客戶端的三重壓力：更快、更複雜、更缺人
Amit Gupta 觀察，客戶端現在的普遍需求，是把產品上市時程（time-to-market）縮短一半：過去要 18 個月的設計週期，現在希望壓到 9 個月，甚至再從 9 個月砍到 4.5 個月。但與此同時，晶片規模持續膨脹、走向 3D 堆疊，讓設計複雜度飆升；而業界預估到 2030 年，全球工程師缺口將高達數百萬人。
西門子 EDA 全球副總裁暨亞太區技術總經理 Lincoln Lee 進一步說明複雜度的來源。他指出，3D 封裝已成關鍵需求，而高密度堆疊帶來棘手的多物理量（multiphysics）耦合：功耗升高使溫度上升，熱牽動應力與翹曲（warpage），進而影響電氣效能，最終又反饋回溫度，環環相扣。
既要更快、又更複雜、還更缺人，這三股力量同時壓上來，讓 AI 從加分選項變成半導體設計的結構性剛需。
當 AI 打平工具門檻，競爭規則正在改寫
Amit Gupta 指出，即便是那篇引發市場關注的中國 AI 新創部落格文章，作者本人也坦言並非「下一個指令、設計就跑出來」，實際上歷經約兩三週的來回引導與修正才完成整個流程，這說明趨勢方向正確，但門檻並沒有想像中那麼低。他強調，商用軟體的優勢是經過驗證、結果可靠的。
Amit Gupta 也補充，很多 EDA 工具被長期沿用，並不是因為它最快、最準或最具擴展性，而是使用者熟悉度使然，這也是特定廠商能長期握有高市占的原因，但當 AI 代理接手操作工具，這道長年築起的進入門檻等於被一次打平。他認為，市場競爭的態勢將回歸最本質的指標：工具本身的速度、可靠性與簽核（sign-off）品質。
從一句指令到自主驗證：西門子的 AI 原生設計怎麼運作
那麼，這樣的可信賴度要如何做到？西門子 EDA 在其論壇活動主軸談「AI 原生設計」，是把 AI 內建進從晶片到系統的整個電子設計流程，並表示建立在三大支柱上：更快的引擎、更聰明的執行，以及可信賴的結果。
從西門子 EDA 角度來看，其中最能體現這套設計的，是其日前於設計自動化大會（DAC）發表、可長時自主運行並自我驗證的代理式 AI。
Amit Gupta 舉例，一位工程師只要下達一段自然語言指令如「我要驗證這個 XYZ 的設計，我希望可以去做所有這個單元的特性化，然後要把所有這個 PVT 的組合這個製成角都要能夠搞定，然後我要產生並且要驗證 Liberty 檔案，那我要去睡覺了，我等一下沒有辦法回答你的問題，拜託你做 Agent 自己把這問題都自己解決掉。」後便去睡覺，該 Agent 便可自主規劃步驟、呼叫工具、連續運行數小時把整個流程跑完，速度提升達 10 倍，同時降低 token 成本。
Amit Gupta 說明，關鍵在於 Agent 底層調用的引擎本身即具簽核品質，工程師拿到的是可直接用於簽核的結果；且整個運作過程對工程師完全透明、可即時介入糾正，而修正還會沉澱為「技能檔案」（skills file），成為可跨組織共享的公司知識資產。據西門子 EDA 提供的案例，NVIDIA 以其 Veloce 原型工具驗證 GPU、ARM 首款 AGI CPU 採用其模擬引擎，聯發科亦表示工程師數小時即可上手、過去則需數週。
【推薦閱讀】
◆ 從賣晶片到賣系統：AMD 挑戰 NVIDIA，卻不想當第一？
＊圖片來源：《TechOrange》拍攝。
